# BLANKING APERTURE ARRAY, MANUFACTURE THEREOF AND APPARATUS AND METHOD FOR CHARGED PARTICLE BEAM EXPOSURE

Publication number: JP3174715
Publication date: 1991-07-29

Inventor: S/

SAKAMOTO JUICHI; FUEKI SHUNSUKE; TAKAHASHI

YASUSHI; YASUDA HIROSHI

Applicant:

**FUJITSU LTD** 

Classification:

- international:

H01J37/09; G03F7/20; H01L21/027; H01L21/30; H01J37/09; H01J37/09; G03F7/20; H01L21/02; H01J37/09; (IPC1-7): H01J37/09; H01L21/027

- european:

Application number: JP19900124636 19900515


Priority number(s): JP19900124636 19900515; JP19890126121 19890519;

JP19890239623 19890914; JP19890248835 19890925

Report a data error here

#### Abstract of JP3174715

PURPOSE:To enable execution of an excellent charged particle beam exposure by a construction wherein a base having apertures with blanking electrodes arranged in (m) rows and (n) columns two-dimensionally and m-bit shift registers numbering (n) and impressing voltages according to pattern data on the blanking electrodes are provided. CONSTITUTION: A blanking aperture array 1 arranged two-dimensionally is employed for forming the sectional shape of a charged particle beam in a desired pattern. Apertures 2 in the array are arranged two-dimensionally in a matrix in the longitudinal and lateral directions. Each aperture 2 is provided with a pair of blanking electrodes 3a and 3b, and by turning ON/OFF a voltage applied thereto, the beam passing through the aperture 2 is deflected/non-deflected so that the beam is applied or not applied to a material to be exposed. The voltage impressed on each blanking electrode is set in accordance with the desired pattern of the sectional shape of the beam. A pattern generating element 4 generates the desired pattern and a driving mechanism 5 supplies each blanking electrode with an ON/OFF voltage according to the desired pattern. This constitution enables execution of an excellent charged particle beam exposure.



Data supplied from the esp@cenet database - Worldwide

#### ⑩ 日本国特許庁(JP)

① 特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 平3-174715

®Int. Cl. 5

識別記号

庁内整理番号

個公開 平成3年(1991)7月29日

H 01 L 21/027 H 01 J 37/09

A 9069-5C

7013-5F H 01 L 21/30

341 B

審査請求 未請求 請求項の数 21 (全 29 頁)

**図発明の名称** ブランキングアパーチャアレイ、その製造方法、荷電粒子ピーム露

光装置及び荷電粒子ビーム露光方法

②特 願 平2-124636

20出 願 平2(1990)5月15日

優先権主張 20平1(1989)5月19日30日本(JP)30特願 平1-126121

⑩発 明 者 坂 本 樹 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

**@発明者 笛木 俊介 神奈川県川崎市中原区上小田中1015番地 富士通株式会社** 

内

①出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 伊東 忠彦 外2名

最終頁に続く

明細書

#### 1. 発明の名称

ブランキングアパーチャアレイ、その製造方法、 荷電粒子ビーム 露光装置及び荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法

#### 2. 特許請求の範囲

(I) 荷電粒子ビームが照射され、該ビームを整形するプランキングアパーチャアレイにおいて、 ブランキング電極(3a,3b,19a,

19b, E,, E,) 付きのアパーチャ(2. 19c, AP)が少なくともm行n列に二次元配 列された基板(75,110)と、

酸第 i 列(i = 1, 2, …, n)におけるア パーチャのm組の肢プランキング電極にパターン データに従った電圧を印加するmピットのシフト レジスタ(5, 19d)がn個設けられているこ とを特徴とするブランキングアパーチャアレイ。

(2) 前記n個のシフトレジスタ(5, 19d)

にパターンデータを入力するバッファ(6.

1 9 e )が設けられていることを特徴とする請求 項 1 記載のブランキングアパーチャアレイ。

(3) 前配 n 個のシフトレジスタ(5 , 1 9 d)は前記 m 行 n 列に配列されたアパーチャ(2 , 1 9 c , A P)の各行に沿って設けられていることを特徴とする請求項 1 又は 2 記載のブランキングアパーチャアレイ。

1~3のうちいずれか一項記載のブランキングアパーチャアレイ。

(5) 前記 n 個のシフトレジスタ(5 、 1 9 d)は、夫々前配m行 n 列に配列されたアパーチャ(2 、 1 9 c 、 A P )の行方向の格子幅内に 2 個のインパータ(Q 、 ~ Q 、 )を第1 のゲート(Q 、 )で直列に接続して 1 単位とした回路部を第2 のゲート(Q 、 )で複数直列接続してなり、各回路部の出力は対応するブランキング電極(3 a 、 3 b 、 1 9 a 、 1 9 b 、 E 、 、 E ・ )へ印加され、該 m 行 n 列に配列されたアパーチャの列方向の格子幅内に該第1及び第2 のクロック(C L K 、 C L K ・ )の信号線が設けられていることを特徴とする請求項1~3 のうちいずれか一項配載のブランキングアパーチャアレイ。

(6) 前配 n 個のシフトレジスタ (5, 19d) は、失々前配 m 行 n 列 に配列されたアパーチャ (2, 19c, AP) の行方向の格子幅内に 1 個のインバータ (Q, Q, ) 及び 1 個のゲート

- 3 -

(5, 19d)を1単位(64,65)とするアレイが前記基板(75,110)に複数単位独立して設けられていることを特徴とする請求項1~7のうちいずれか一項記載のブランキングアパーチャアレイ。

(9) 前配単位(64,65)の他に、可変矩形用の開口部(66A)及び所望パターンの形状の透過孔を有するステンシル(66B)のうち少なくとも一方が前記基板(75,110)に更に設けられていることを特徴とする請求項8記載のブランキングアパーチャアレイ。

00) 半導体基板(110)に不純物拡散圏 (112) を形成し、その上にエピタキシャル成長 圏(114) を形成する工程と、

該エピタキシャル成長層に、インバータとゲートを単位としてその復数単位を直列に接続してなるシフトレジスタと該ゲートのクロック信号線を行、列方向に形成し、その行、列方向のシフトレジスタと信号線の各間に一対の電極付きの開口を形成する工程と、

(Q。) を接続して1単位としたシフトレジスタ部を複数直列接続してなり、各シフトレジスタ部の出力は対応するブランキング電極(3a、3b、19a、19b、E、E、)へ印加され、該m行 n 列に配列されたアパーチャの列方向の格子幅内に該ゲートを夫々オン/オフさせる第1及び第2のクロック(CLK、、CLK、)の信号線が設けられていることを特徴とする請求項1~3のうちいずれか一項記載のブランキングアパーチャアレイ。

(7) 前記 n 個のシフトレジスタ (5, 19d) は、前記パターンデータに加えて露光時間修正用データに従った電圧をも前記アパーチャ (2, 19c, AP) の前記ブランキング電極 (3a, 3b, 19a, 19b, E, E, ) に印加し、該アパーチャの一部は露光時間修正用に用いられることを特徴とする請求項 1~6のうちいずれか一項記載のブランキングアパーチャアレイ。

(8) 前記m行 n 列に配列されたアパーチャ(2. 19c. AP)及び前記 n 個のシフトレジスタ

- ( -

該開口の一対の電極の一方(E、)へシフトレジスタの各単位の出力端を接続し、他方(E、)へは全て低電位線をまたは交互に高、低電位線を接続する工程を有することを特徴とするブランキングアパーチャアレイの製造方法。

(1) 一対の電極付きの開口を形成する工程は、 エピタキシャル成長層の、各開口の対向する一対 の側辺の位置に、細幅の溝(116 )を半導体基板 に達するまでトレンチエッチングにより蝕刻する 工程と、

構表面に絶縁膜 (118 ) と形成する工程と、 電極となる金属 (120 ) を各対の漢内に堆積させる工程と、

各対の溝内の電極間のエピタキシャル成長層および不純物拡散層を表面側からエッチングして除去し、 該電極間の半導体基板を裏面側からテーパエッチングして除去して開口を作る工程とを有することを特徴とする請求項10配戦のブランキングアパーチャアレイの製造方法。

(12) ブランキング電極 (3 a, 3 b, 1 9 a,

19b, E1, E1) 付きのアパーチャ(2. 19c, AP) が少なくともm行 n列に二次元配 列された基板(75, 110)を有するブランキン グアパーチャアレイ(1, 19A) を用いて該ブ ランキング電極に印加する電圧で該アパーチャを 通る荷電粒子ビームをオン/オフすることにより パターン化された荷電粒子ビームでステージ (22) 上の露光対象(24) を露光する荷電粒 子ビーム露光装置において、

酸プランキングアパーチャアレイは第i列におけるアパーチャのm組のプランキング電極に露光するべき図形のパターンデータに従った電圧を印加するmビットのシフトレジスタ(5、19d)がn個設けられていることを特徴とする荷電粒子ビーム露光装置。

(3) 前記プランキングアパーチャアレイ(1.19A)は、前記m行 n 列に配列されたアパーチャ (2, 19c, AP)及び前記 n 個のシフトレジスタ (5, 19d)を1単位 (64, 65)とするアレイが前記基板 (75, 110)に複数単

- 7 -

08 前記n個のシフトレジスタ(5.19d)は、列方向nビットずつ順次入力される前記パターンデータをクロックに応答して一斉にシフト動作し、前記ステージ(22)の移動及び前記の向収束手段(35,17,20)の偏向は前記ブランキングアパーチャアレイ(1,19A)で選択されパターン化されたビームが該ステージ上の前記露光対象(24)上の同じ位置に投射するように制御されることを特徴とする請求項15記載の荷電粒子ビーム露光装置。

(m) 前記n個のシフトレジスタ(5. 19d)は、列方向nビットずつ順次入力される前記パターンデータをクロックに応答して一斉にシフト動作し、該パターンデータに対するシフト動作終了後に前記荷電粒子ビームによる露光を行なうようにしてなることを特徴とする請求項12~15のうちいずれか一項記載の荷電粒子ビーム露光装置。

(08) 前記ブランキングアパーチャアレイ(1,19A)は、単純矩形開口部、可変矩形用開口部、

位独立して設けられており、1つのアレイを使用 して露光中に他のアレイに次に露光するべき図形 のパターンデータに従った電圧を印加してオンア パーチャの配列を次の所望パターンに変更するよ うにしてなることを特徴とする請求項12 記載の 荷電粒子ビーム露光装置。

(4) 前記シフトレジスタ(5、19d)は、露光に先立って前記パターンデータを前記ブランキング電極(3a、3b、19a、19b、E、、E、)に供給してオンアパーチャの配列を所望形状にし、その後ビーム(219)を入射してビーム断面形状を該所望形状に成形して露光を行なうようにしてなることを特徴とする請求項12又は13記載の荷電粒子ビーム露光装置。

05 前記プランキングアパーチャアレイ(1.19A)で選択されパターン化された前記荷電粒子ビームを前記露光対象へ投射する偏向収束手段(35,17,20)を更に有することを特徴とする請求項12~14のうちいずれか一項記載の荷電粒子ビーム露光装置。

- 8 -

およびステンシルが形成された第1のマスク (75A, 75B)と、単純矩形開口部、ブランキング矩形開口部、及びアパーチャアレイとその駆動機構が形成されている第2のマスク(75B, 75A)を備え、これらのマスクは、第1のマスクのアパーチャアレイ対応部分は単純矩形開口であり、第2のマスクの可変矩形用開口部及びステンシル対応部は単純矩形開口部またはブランキング矩形開口部であるように重ねて配設されることを特徴とする請求項12記載の荷電粒子ビーム露来装置。

(9) m行n列に二次元配列した可制御荷電粒子 ビーム発生素子(BG,, BG。)を備えて、露 光すべき図形の各ドットに対応する骸ビームを発 生する荷電粒子ビーム発生手段(1, 19A)と、

眩発生素子のアレイの各行に沿って、その各素 子にパターンデータに従う電圧を印加するm ビッ トのシフトレジスタ(5, 19d)と、

これら n 個のシフトレジスタへパターンデータ を入力するバッファ ( 6 , 1 9 e ) と、 前配発生手段が発生した荷電粒子ビームをステージ(22)上の露光対象(24)へ投射する偏向収束手段(35,17,20)とを備えることを特徴とする荷電粒子ビーム露光装置。

20 請求項19に記載の荷電粒子ビーム露光装置を用いた露光方法であって、

前記バッファ(6.19e)はn個の前記シフトレジスタ(5.19d)へ、露光すべき図形のパターンデータを列方向nビットずつ順次入力し、n個のシフトレジスタはクロックに従って一斉にシフト動作し、

前記ステージ(22)の移動と偏向収束手段 (35,17,20)の偏向は、前記荷電粒子 ビーム発生手段で選択されパターン化されたビー ムが該ステージ上の同じ位置に投射するように制 御することを特徴とする露光方法。

(21) 前記バッファ (6, 19e) が n 個のシフトレジスタ (5, 19d) へ入力するデータには図形パターンデータの他に修正用データが含まれ、一部の発生素子は露光時間修正用に用いられ

- 1 1 -

製造方法、ブランキングアパーチャアレイを用いた荷電粒子ビーム露光装置及びブランキングアパーチャアレイを用いた荷電粒子ビーム露光方法 に関する。

近年、益々集積回路(IC)の集積度と機能が向上して、ICは計算機、通信機器等広く産業全般に亘る技術の核としての役割が期待されている。

ることを特徴とする請求項20記載の露光方法。

#### 3. 発明の詳細な説明

#### 〔概要〕

ブランキングアパーチャアレイ、その製造方法、 ブランキングアパーチャアレイを用いた荷電粒子 ビーム露光装置及び方法に関し、

微細さ、位置合わせ精度、クイックターンアラウンド、制御及び信頼性の全てにおいて従来のリソグラフィー技術よりすぐれた荷電粒子露光を可能とすることを目的とし、

ブランキングアパーチャアレイは、ブランキング電極付きのアパーチャが少なくともm行n列に 二次元配列された基板と、ブランキング電極にパ ターンデータに従った電圧を印加するmビットの シフトレジスタがn個設けられるように構成する。

#### 〔産業上の利用分野〕

本発明はブランキングアパーチャアレイ、その

- 1 2 -

#### 〔従来の技術〕

荷電粒子ビーム露光装置には、ビームをスポット状にして使用するポイントビーム型、サイズ可変の矩形断面にして使用する可変矩形ビーム型、ステンシルを使用して所望断面形状にするステンシルマスク型、所望断面形状にするのにブランキングアパーチャアレイを使用するタイプのもの等種々の装置がある。

り返しパターンを鴛光する場合のメリットが大き く、可変矩形ピーム型に比べてスループットが向 上される。

第23図に、ステンシルマスクを備えた荷電粒子ビーム露光装置の概要を示す。 集東電磁レンズ212 は、光軸214 (ビーム軸を便宜的に光軸と呼称する)に球心を一致させた図示しない一対の凸電磁レンズより構成され、一方のレンズで入射側球面212aを他方のレンズで出射側球面212bを形成している。ステンシルマスク213 は、光軸214 に一致して開口された可変矩形透過孔213aと複数の繰り返しパターン透過孔213bとを備えて形成されている。

この様な構成において、入射側球面212aへのビーム入射位置は、静電偏向器211による偏向量によって決まる。例えば、可変矩形透過孔213aを選択する場合、ビームは球面212aの位置Aに入射し、パターン透過孔213bを選択する場合は、同様に位置Bに入射する。ビーム静電偏向器211の偏向操作に応じて、ビームの球面212aへの入射位置

- 1 5 -

透過孔を持つものの、転写パターンは、露光に合わせて、事前にステンシルマスクとして形成しなければならず、また露光領域が有限であるため、1枚のステンシルマスクに納まらない多数の転写パターンが必要な半導体回路に対しては、複数枚のステンシルマスクを作成しておいてそれを1枚ずつ取出して使用する必要があり、マスク交替の時間が必要になるため、著しくスループットを低下させる結果を招いている。

この問題点を解決する一方法として、 2 次元方向に配列されたブランキングアパーチャアレイをステンシルマスクのかわりに設けることが提案されている。このような構成であれば、任意の形状の転写パターンを、個々のブランキング電極に印加する信号を変化させるだけでつくり出すことができる。

2 次元ブランキングアパーチャアレイによる方法では、シリコン等の半導体結晶に多数の開口を 2 次元的に並べて、開口の両側にブランキング電極を形成し、これに電圧を印加する、しないをパ が変化し、ステンシルマスク213を通過し、出射 側球面212bから出射し、再び光軸214に戻る経路 をとり、ウエハー上へパターンが転写される。

第23図(c)(d)にステンシルマスク上の パターンの一例を示し、同図(b)にこれらのパ ターンのマスク上での配列状態を示す。 パターン 213b, 213cは配線の連結部によく現われるパター ンであり、この1つで、又は点線で示すように復 数個連続させて、配線またはその連結部の描画 (露光)を行なう。213aは可変矩形アパーチャ用 の開口である。矩形断面に成形したビームをこの 開口213aに一部のみ重なるようにして投射するこ とで、ビーム断面がずれ量に応じて変化して(可 変矩形の) 出て行く。矩形断面に成形したビーム をパターン213b, 213cに投射すると、図示パター ン (孔)内のみ通過可能であるから、断面が図示 パターンに変更されたビームになって出て行く。 このステンシルマスクは、図示パターンを一時 に露光でき、露光速度を上げることができる。し

- 16-

かし、従来型では、ステンシルマスクは、複数の

ターンデータにより与える。例えば、、各孔のうち、一方の電極をグランドに落とし、他方の電極に電けに落とした電子ビーレイを通過した電子ビーレイチャアカットでれてビームが試料面に出せて、ブランズを通過した後アパーチャマ、他方の電極に電圧を印加しないので、ブランズを通りでであった。といる。というでは、アパーチャでカットされずにビームが試料面に照射される。

第24図にこの電子ビーム露光装置の概要を示す。BAAがブランキングアパーチャアレイであり、電子ビームEBの断面を所望形状のドットパターンに変形する。電子就EGから出た電子ビームEBは集束、偏向等されてアパーチャアレイBAAに垂直に入/出力し、再び集束、偏向等され、対物レンズOLを通って、可動ステージSTのウェーハWFの指定位置に入射する。アパーチャアレイBAAは可変矩形やステンシルと並設され

ることもあり、この場合電子ピームはアパーチャヤレイBAAの所望位電を通るよう点線で示す如くシフトされる。このシフトや、アパーチャアレイBAAの各開口のオン/オフはパターンコントローラPCTLにより行なわれ、コントローラPTCLはプロセッサCPUにより制御される。なおこの図のMDは磁気ディスク装置、MTは磁気テーブ装置、D/Aはデジタルアナログ変換及び増幅器、C/Sは2次元オン/オフ情報発生/蓄積装置である。

2 次元ブランキングアパーチャアレイでは例えば200 × 200 個の開口を備え、これを通った電子ピームは最大200 × 200 本の点ピームになる。開口は個々にオン/オフ可能なので、この200 × 200 個のドットで任意の 2 次元図形を表わすことができる。アパーチャアレイを通った電子ピームはレンズで縮小し、例えば0.01 μm の、最大200×200 本、縦横 4 μm × 4 μm の領域に収まるピームとしてウエーハに投射する。電子ピーム露光変での最終レンズの球面収支差、色収差は約

- 1 9 -

低でも100 本の配線パターンを通すことになる
しての場合には左右から半分ずつ、配線パターン
を繋げるとしている)。 5 μm の幅に100 本ので
インドスペースを形成するためには、1 層で
では0.025 μm のラインアンドスペースパター
を形成することが必要となるが、これは現時で
は10層でも0.25μm ラインアンドスペースが
要であり、0.25μm のラインアンドスペースが
要であり、0.25μm のラインアンドスペースは
が次ではあるが、10層の配線パターンは今日においても未だ現実的ではない。

また困難は、次の点にもある。通常ブランキングアパーチャアレイは電子ピーム露光装置のコラムといわれる真空中に設置されるが、ここへ4万本の信号ラインを持ち込むことは、信号伝送線、信号の送り出しIC、真空のハーメチックシール、どれをとっても至難の業と言わざるを得ない。 従って、2次元ブランキングアパーチャアレイは各開口の電極へ単純に配線してオン/オフするこ 0.02μm 程度にしか抑える事が出来ないので、ブランキングアパーチャアレイを通過した個々のピームはウエハ面上では接触または重なって照射されることになり、露光、現像されたパターンが個々の点に離れてしまうことはない。

#### (発明が解決しようとする課題)

ところで200 × 200 = 4万個のON/OFF情報を、4万個のブランキングアアルーチャアレイの各々の電極に与えることは容易ではない。例えば厚さ300kmのの以上の時間によりかではない。例れてしての表面に3000kæ度の薄い酸化膜を形成しし、での表面に3000kæ度の薄い酸化膜を形成し、での表面に3000kæ度の薄い酸化膜を形成でし、での表面に3000kæ度の薄い酸化度を形成ででである。と、Siの結晶に5μμ 幅の格子上に金属にないターンを影成立な電気のの各子点に配線パターンを影けるためには、各」本の横ラインに影響を表現している。

- 2 0 -

とを想定する限り、非現実的である。

更に、ビーム補正の問題がある。アパーチャアレイに入射するビームの断面各部の強度不均一性(クロスオーパ像の強度分布の不均一性)の補正はオン時間で補正するが、これもn×m個の2次元アレイになってアパーチャ数が増大すると、補正回路の規模が大になる。

またパターンが微細化すると、隣接パターン間 の近接効果によるパターンの太り/細りが目立っ てくるが、この近接効果補正の機能は上記提案装 置にはない。

上記の如き 2 次元ブランキングアパーチャアレイを用いる露光装置は、例えば実公昭 56-19402号公報に開示されている。この公報によると、複数のゲート板からなるアパーチャアレイを用いることにより、電極への配線を複数のゲート板に分散させている。しかし、この方法をとっても配線数が全体として減少するわけではないので電極への配線は依然複雑である。又、ゲート板間で対応する電極の位置合わせを行うことは非常に難しい。

開口を1列にだけ並べた1次元ブランキングアパーチャアレイは、以上に述べたような問題が全く無いために、比較的簡単に製作できるが、このようなアパーチャアレイではスループットが小さく、ウエーハの1㎡を1秒で描画するというような1C製造上の要求には応じられそうにない。

それ故本発明は、微細さ、位置合わせ精度、クイックターンアラウンド、信頼性のどれをとっても、他のリソグラフィー技術の追随を許さないブランキングアパーチャアレイによる荷電粒子ピーム露光を可能にするために、現実的に可能で制御が容易であると共に補正も容易な2次元パターン化ピームを形成するブランキングアパーチャアレイの構造と製作方法を提供することを目的とするものである。

アパーチャアレイの各開口の電極へオン/オフ 信号を伝送するにはシフトレジスタが有効である。 しかし格子幅は狭いので、シフトレジスタもこの 狭い格子幅内に作り込める構成のものにする必要 がある。それ故、シフトレジスタ等を極めて簡単

- 2 3 -

所望パターンを発生するパターン発生部、5は所 望パターンに従うオン/オフ電圧を各ブランキン グ電極へ供給する駆動機構であり、駆動機構5は、 シフトレジスタとシフトレジスタによって制御される電極ドライバから構成されている。6はこれ らの間にあって駆動機構5の各々へ、パターン発 生部4からのパターンデータを転送する回路である。

#### (作用)

第1図のピーム成形部では、所望露光パターンをドット群で表わした可変ステンシルとして機能する。パターン発生部4では、2次元配列のアパーチャ2の集団が占める矩形領域における所望露光パターンを、各アパーチャ2に相当するドットに分解し、そのドットパターンデータを発生する。転送回路部6はそのドットパターンデータの各行の分を各駆動機構5へ送り、各行の各列のデータが各アパーチャ2へ敗当データが送られ、オ

な構成のものにして狭い格子幅内に収容可能にすることが本発明の他の目的である。

又、上記の如く改良されたブランキングアパー チャアレイを用いた荷電粒子ビーム露光装置及び 荷電粒子ビーム露光方法を提供することが本発明 の更に他の目的である。

#### (舞頭を解決するための手段)

第1図に示すように本発明では、荷電粒子ピームの断面形状を所望パターンに成形するのに、 2次元配列のブランキングアパーチャアレイ1を用いる。 2 はそのアパーチャであり、 縦、横に、マトリクス状に 2次元配列される。各アパーチャ 2 は一対のブランキング電極 3 a , 3 b を 備え、これらに加える電圧をオン/オフすることで、 アパーチャ 2 を 通る ピームを 偏向 / 非 偏向し、 被 解 光試料に ピームが 照射しまた は 照射しないように する。

各ブランキング電極に加える電圧は、ビーム断 面形状の所望パターンに従って定める。 4 はその

- 2 4 -

ン/オフされて、オンアパーチャのパターンは所 望露光パターンに一致する。

駆動機構 5 は具体的にはシフトレジスタと、その各ピットのデータを受けてアパーチャ2のブランキング電極を駆動するドライバである。転送回路部6は、具体的にはCPUであるパターン発生部4から8ピットまたは16ピット並列などで送られてくるドットパターンデータを、2次元アパーチャアレイ1の各行の駆動機構5へ分配するパッファ手段である。

このピーム成形部 7 は事実上可変ステンシルの は の じーム 成形部 7 は事実上可変ステンシル の は 露光速度が向上する。また形状が供給するに多 数 枚 用意しておいて切換えて使用する。ステンシル の ように名 なのを交換する、等の作業が不要 い し で スク そのものを交換する。 さらに、駆動機 マスク そのものを交換する。 さらに、駆動機 オンフトレジスタから構成されており、 の N グラン のように各々のアパーチャ 2 に対し別々に O N グラン

キングアパーチャ1の製作が容易になる。

#### (実施例)

先ず、本発明になるブランキングアパーチャア レイの第1実施例及びこれを用いる本発明になる 荷電粒子ビーム露光方法の実施例を説明する。

第 2 図 ( a ) に示すように、本実施例ではア パーチャをm 行 n 列に二次元配列したブランキン グアパーチャアレイ 1 8 A を用いる。 1 9 c がア パーチャ、 1 9 a , 1 9 b はアパーチャ 1 9 c 間 の一対のブランキング電極である。

これらのアパーチャの各行に沿ってm ビットシフトレジスタ 1 9 d を設け、またこれら n 個のシフトレジスタ 1 9 d ヘパターンデータを入力するパッファ 1 9 e を設ける。

バッファ 19 eへは、露光すべき図形のパターンデータを入力するが、これは図形を、行、列で区切ってドット化し、その列方向 n ビットずつとする。例えば露光すべき図形もアパーチャアレイに合わせて分割し、かつその一アパーチャ分をm

- 2 7 -

ビームの発生そのものを制御して行なうことも可能である。第2図(b)(c)がその例で、これらは第2図(a)の1つのアパーチャ19cに相当し、従ってアレイ19Aではm行n列に2次元配列される。

また第2図(c)で99は錐体状カソード、104 はアノード電極、100 は透光性の基板、101 は透光性の導体、102 は光導電層、103 は絶縁層である。透光性導体101 に電圧を加え、光を入射すると、カソード99から電子が放出され、電子ビームEBとして出て行く。いずれも、電極への

行 n 列に区切ったとすると、バッファ 1 9 e へは 1 列目の n ビット、 2 列目の n ビット、 … m 列目 の n ビットの順で入力する。バッファ 1 9 e は n ビットパラレル出力可能な FIFO型とすると、 1 列目 n ビット、 2 列目 n ビット、 … の順で n 個のシフトレジスタ 1 9 d へ同時に出力し、これらはクロックによりシフトされて行く。

入力データには、図形パターンデータの他に、 修正データを含めることができる。ビーム強度分 市の不均一性の修正データは露光時間の延長とい う形で酸修正を行なう。露光時間の短縮という形 の修正は、図形パターンデータによる露光量を予 め少ないものにしておくことで可能である。近接 効果の補正は、図形パターンデータを修正する (細目、太目にする)方法の他、露光量修正によ る方法も可能である。

第2図(a)のアパーチャアレイ 19Aは、その全体より大きい断面のビームを投射し、各ブランキング電極 19a, 19bで偏向する/しないでビームパターン化を行なう。このパターン化は、

- 2 8 -

印加電圧の制御、発光ダイオード等による発光制御で電子ビームEBの制御、パターン化された二次元電子ビームの発生が可能である。

第2図(a)のアパーチャアレイ19Aを用いた露光方法を、第3図を参照しながら説明する。

ターンデータも入力した段階では第3図(c)の 如くなり、3列目、4列目も入力した状態では同 図(d)(e)…の如くなる。

このようにアパーチャでは、パターンデータがたとえて電光にでは、ついて行くのではまでは、カーム人射位置も移動して行く。しかいなるとではこれは移動させず、所望露光時間になればではこれは移動させでかよっては、では、この偏向制御で行ない。この偏向ののによるをできる。は、では、では、のののによるをできる。場合によってはステージ移動だけで済ました。には、できる。

1列目は最初に現われ、m列目は最後に現われるから、このままでは賃光時間が各列で異なるが、この点は 1 列目は最初に消え、m列目は最後に消えるようにすれば、均一化される。

露光時間は、アパーチャアレイにデータ"」"

- 3 1 -

画像パターンデータを細目、太目にする、または 同様な露光量制御を行なう。

このように、 2 次元パターン化されたビームを移動しながら、かつ露光対象上では静止させて露光する方式であると、多量のパターンデータを効率よくブランキングアパーチャアレイ 1 9 A またはビーム発生素子B G , , B G , を含む荷電粒子ビーム発生手段へ供給でき、微細パターンの高速露光が可能になる。

なお、異なる図形のパターンデータを順次パッファ19eへ供給しても良い。1つの図形パターンデータのみをパッファ19eへ供給する場合、パターン上の各位置における露光時間が同じになる様にデータ "0"のダミーパターンデータをパッファ19eへ供給する必要がある。しかし、異なる図形のパターンデータを順次パッファ19eへ供給する必要はない。

又、露光は、1つの図形のパターンデータに対 するシフトレジスタ19dのシフト動作終了後に が現われている時間であり、(現われている間の アパーチャアレイの数)×(クロック周期)であ る。この事実は修正に利用できる。即ち当該部分 のビーム強度が低いので露光時間を延ばしたい所 では、延長時間に応じてアパーチャ19cの有効 個数を増加すればよい。露光時間の減少が必要な 場合は、全体を少な目にしておき、通常の露光時 間が必要な部分には有効アパーチャ数を増加する (この場合は通常にする)。このアパーチャ19 cの有効/無効制御を行なうには、シフトレジス タ19 dの後段部分で制御されるアパーチャ19 cについては、そのブランキング電極とシフトレ ジスタ19dとの間にゲート回路(図示せず)を 挿入し、露光量修正データ、即ち、正規の画像パ ターン用アパーチャアレイの他に、補正用アパー チャアレイ部を持たせればよい。固定的な有効/ 無効制御でよいなら電極とシフトレジスタ19d との間を結線する/しないでよく、この制御のた めの付加回路を必要としない。

パターンの近接効果に対する補正をするには、

- 3 2 -

行なう構成をとっても良い。

第4図及び第5図に、本発明になる荷電粒子 ビーム露光装置の実施例を示す。全図を通してそ うであるが、他の同じ部分には同じ符号が付して ある。第4図はシステムブロック図であり、描画 データは磁気ディスク26または磁気テープ27 からプロセッサ25によって読み出し、処理をさ れ、データ処理コントローラ40へ送られる。 データ処理コントローラ 4 0 は、描画データの分 析及び圧縮データの復元などを行なわせるデータ 分割・拡張回路41ヘデータを送り、ここを通っ たデータは、ビットマップ発生回路30へ送られ る。ビットマップ発生回路30では、送られた データが、図形形状や大きさを規定するパラメー タならそれから図形を発生し、さらにブランキン グアパーチャサイズにメシュ分割を行ない、ビッ ト状のデータとした後、ビットマップデータバス 43を通り、ビットマップメモリ42に記憶させ る。ビットマップ発生回路30では、横走査デフ レクタ17及び8極デフレクタ20に対して与え

る位置データも発生し、同様にビットマップメモリ42へ記憶させる。

ビットマップメモリ 4 2 に記憶されたデータに 基づき、ブランキング行列制御回路 4 5 によって、 ブランキングアパーチャアレイ 1 9 A と偏向制御 回路 3 5 のコントロールを行なう。 第 5 図に示す ようにアパーチャアレイ 1 9 A は、PIPOバッファ

- 3 5 -

を行なう。これにより、第7図に示した補正が行なわれる。

第9図に偏向制御回路35の詳細を示す。制御部35aはブランキング行列制御回路45からクロックを受け、ビットマップメモリ42の読出しを行なう。S., S. はその読出し指示、アドレ

5 3 とシフトレジスタ 5 6 (これらは第 2 図の 1 9 e , 1 9 d に相当する)、及びアパーチャ電 1 9 a をドライブするドライバ(例えばダーリン接続のトランジスタ) 5 8 を備える。この 第 5 図ではアパーチャアレイ 1 9 A は図形パターン用 1 9 f , 補正データ C , 用 9 1 8 A は区形パッファ 5 3 が設けられる。 パッファ 5 3 はクロック C L K , で動作し、シフトレジスタ 5 6 はクロック C L K , で動作し、シフトレジスタ 5 6 はクロック C L K , で動作する。 第 8 図に、図形パターン部 1 9 f のパッファ 5 3 へ取込まれて行くデータ N , , , … 及びアパーチャ電極 E , , E , , … へ加えられるデータの推移を示す。

補正用ビットデータは、各プロック毎にブランキングアパーチャアレイ18Aの補正部19g、19hに送られる。この補正部は、図形データ部のデータ移動が終了するのをクロックカウンタ回路57で計測し、順番が来たら、補正部PIPO53のデータを読み出し、ブランキングのオン、オフ

- 3 6 -

以上により、たとえば $0.05 \mu m$  角のビームを列方向50 本、行方向1000本並べて、200 A / calの電流密度、 $5\mu$  c / calの感度のレジストを用い、行列で構成されるエリアの露光時間 25 nsであると、2 mm幅のスキャンエリアを50 mm / s で連続移動し、1 cal 当り20 nsecの露光スピードが得ら

れ、従来型に比べ50分の1の速度向上となる。 第2図(b)(c)のビーム発生素子を用いる 場合もその駆動回路などは同様である。

ここで従来の一次元アパーチャアレイと二アパーチャアレイ 1 8 A との比較を行なう。アパーチャは0.01μm 角のピームをオン/オフするものとする。 1 cd の領域は上記ピームの 1 0 12個で表わされ、これを 1 秒で露光するとする。レジスト感度は 1 0 μ c / cd とすると、100 A / cd の電流密度で100 M H z で露光できるからピームを放ってチャ数)は 1 0 4 , ライン長は 1 mm とのでパーチャ数)は 1 0 4 , ライン長は 1 mm のでパーチャンイを用意すると、100 mm×1 μm のアパーチャアレイを用意する必要がある。これをピームで均一照射することも、ピームの縮小光するともで載の技である。

もしアパーチャアレイのアパーチャを10°しか用意できなければ1㎡を露光するのに100秒かかることになり、所要時間が過大になる。

他方、上記二次元アパーチャアレイ19Aを

- 3 9 -

ることがないので、二次元パターン化ビームによる露光が可能になる。例えば0.2 μm ルール程度の L S I における描画を従来の列ビット数倍上げることができ、安定、高速、高精度な露光装置が取取できる。

第1回において、ピーム成形部では、アパーキャ2のアレイとその駆動機構5からなる方に形形でを複数単位備え、切換えて使用するようにになるブランキングアパーチャレイの第2 実施例で、1枚のの本発明に例をで、1枚のの中で、1枚のの中で、1枚のの中で、1枚のの中で、1枚

第10図では1枚のマスク75上に複数個のB

100 列、1000行とし、各列の信号(ビット)を1nsのクロック周期でシフトするものとする。10 μ c / cd のレジスト感度、100 A / cd の電流密度では100 nsの露光時間でよいから、各信号は100列通る間にレジストには充分な露光量が与えられることになる。縮小率は1/200 として、アパーチャアレイは200 μm × 2 mmとなり、この面を均一照射して縮小すればよく、これなら作成容易である。また信号は1000個の独立なものを1GHzのクロックレートで転送すればよく、実現可能性は高い。

二次元アパーチャアレイの全アパーチャへ同時にパターン信号を転送することは配線及びドライブ回路の点で難があり、また「アパーチャ毎に信号を送る方式では時間がかかり過ぎる。本実施例の如くシフトレジスタを用いる方式では、これらの問題を回避することができる。

上記実施例によれば、ピーム断面上の強度分布 の不均一補正及び近接効果補正の機能を有し、回 路横成をラインピームのピット数により複雑化す

- 4 0 -

AA64を形成しておくので、1つのBAA64 を使用中に、他のBAA64に次の露光パターンデータを供給し、1つのBAA64による露光が終了したら直ちに他のBAA64による露光に移ることができ、スループットを一層向上させることが可能である。

パターンメモリ71は各BAA64年の領域に区分してあり、CPU4は各BAA64に対するドットパターンデータをメモリ71の該当領域に替込む。転送回路部70ではこれを院出し、FIPのパッファ72、コントロール回路65を経てBAA64の各駆動機構へ該当データを供給する。この第10図はステンシルマスクの各ステンシルを2次元BAA64で構成したものに相当する。

1 枚のマスク(基板) 7 5 上には 1 個または複数個の B A A 6 4 の他に、ステンシルなどを設けてもよく、この様な構成の本発明になるブランキングアパーチャアレイの第 3 実施例を第 1 1 図に示す。 6 6 A は可変矩形用の開口部、 6 6 B はステンシルである。ステンシル 6 6 B は、 1 C でよ

く出てくるパターンを切り取ったものであるから 一般には多数あるが、本実施例ではその 2 個のみ を示す。

マスク 7 5 それ自体も、1 枚ではなく、複数枚 としてもよい。第12図にこの様な構成の本発明 になるブランキングアパーチャアレイの第4 実施

- 4 3 -

12図の構成ではBAAマスクには、2次元ア パーチャアレイとブランキング矩形開口部と単純 矩形開口部を設けると両マスクの有効利用が可能 になる。

次に、本発明になるブランキングアパーチャアレイの第5実施例を第13図と共に説明する。同図中、第11図と同一部分には同一符号を付す。アパーチャ2のブランキング電極の一方3bはグランドに接続され、他方がドライバ5aに接続されて、ピームを偏向する/しないの制御電圧を受ける。61は出力コントロール信号線、62はシフトクロック線、63はシリアルデータ線である。2次元アパーチャアレイの1行分のドットパターンデータがシリアルデータ線63を通して、シフトレジスタ5へ入力され、シフトクロックによりその末端へ向けてシフトされる。

第14図にこのシフト状況を示す。FIF0出力 データ72Dは1行分のドットパターンデータ 従って1行分のクロックCLK数毎に次のパター ンデータに変わる。各行のデータA、B、…、N 例を示す。本実施例では2枚のマスク75A,75Bを使用している。第12図中、第23図と同一部分には同一符号を付し、その説明は省略する。これらのマスク75A,75Bを重ねて使用し、上部の成形部を使用するとき下部は単なる開口として、下部の成形部を使用するとき上部は単なる関口とする。本実施例では73,76は使用中の成形部、74,77は単純矩形開口部で、通過ビームに対する成形は行なわない。

ステンシルマスクとBAAAマスクでは構造が著しく異なる。第12図のようにマスクは2枚とし、一方はステンシルマスク、他方はBAAマスクとすると、製造工程の点で有利である。またBAAマスクではシフトレジスタやドライバ等の多数の電子回路が付属する。第12図の形式にして一部は単なる開口とすると、配線や素子形成領域にゆとりがでる利点もある。

ステンシルマスクは、一般にステンシルと、可変矩形用開口部が形成されるから、第12図では これに単純矩形開口部を設ければよい。また第

- 4 4 -

は並列に出力され、先頭のBoから最終のBuまでがシフトレジスタ5に入った所で出力コントロール信号61Aが入り、シフトレジスタ5の各ビットがドライバ5aに取込まれ、プランキング電極3aを駆動する。

CPU4は複数の2次元BAAに対して1つ設ければよい。パターンメモリ71からPIPOパッファ72へのデータ競出しはDMAにより行なうことができる。PIPOパッファ72ではコントロール回路65からの要求信号によりデータを出力する。PIPOパッファ72は2次元BAAの行数だけ設けると、各パッファの出力データを各行のシフトションスタ5へ与えるだけでよい。各行に共通に1個設ける場合は、競出しデータを各行へ振り分けることになり、出力速度は各行のシフト速度より行数倍だけ高くなる。

第15図にブランキングアパーチャアレイの具体例を示す。同図(a)に示すように、アパーチャ2はシリコン基板89に、エッチングにより形成される。ブランキング電極3a,3bは同図

(b)に示すように、アパーチャ2の周壁の対向する2辺に形成される。シフトレジスタタとドライバ等の電子回路5Aとその配線5Bは同図(c)に示すように、シリコン基板89の下面(電子ビーム出射側の面)に形成される。同図(d)は平面図で同図(b)はこのX-X断面、同図(c)はY-Y断面を示す。90a、90bは重金属層で、電子ビームがシリコン基板89には重金属層で、電子ビームがシリコン基板89に入射してその電位変動、電子回路5Aへの悪影響を与えるのを防止する。ドライバへ接続されるりを与えるのを防止する。

シフトレジスタは周知の回路構成のものでよい。 行内の各アパーチャのブランキング電極へパター ンデータに従う信号を与えるのにシフトレジスタ を用いると、配線数を大幅に低減できる。例えば 行内アパーチャ数が256 であると、単純には256 本の駆動線が必要になるが、シフトレジスタなら レジスタ1つでよい。

第16図に本発明になるブランキングアパー

- 4 7 -

向にできる。この帯状領域に第16図(b)のようにシフトレジスタ5B, ドライバ5aを形成することは可能である。

シフトレジスタ 5 Bには電源線、クロック線、 信号線などが必要であるが、第 1 6 図(b)では 説明の便宜上これらは図示していない。 2 μm 幅 の帯状領域にこれらの線は 0.2 μm 幅ラインなら 5 本、 0.25μm 幅ラインなら 4 本置ける。多層配 線をすればこれらの整数倍の線を収容可能である。

上記実施例の如く、シフトレジスタを用いるブランキングアパーチャアレイでは、行ないし列に対してシフトレジスタが 1 つとなり、アドレスデコード信号線が不要となる為、製作・制御上の利点が大きくなる。また可変ステンシルをマスク上に複数個設け、また固定ステンシルと組合せれば、1 つの可変/固定ステンシルで露光中に他の可変ステンシルにパターンデータを供給して準備することができる。例えば0.5 μm のアパーチャを200 ×200 個配置したアレイで、シフトレジスタとブラ

チャアレイの第6実施例を示す。本実施例ではシフトレジスタ5は4ピット型のの。このシフラシストレジストレジストを登して構成する。このシンスタケイでした。これをこれが部であり、これをことが外部であり、これをは外部であり、これをはクロック人力に示す。というのははインフトレジススタ5Bは行方向である。第16図で形成され、ロジスタ5Bは行方向で形成され、に形がある。というのものである。というのはであり、これはクロックトレジスタ5Bは行方のをしていた。というにはのがある。というにはのでである。というにはのででである。というにはいる。本来にはいる。

数値例を挙げるとアパーチ + 2 のサイズは  $1 \, \overline{U}$  が  $5 \sim 1 \, 0 \, \mu$  m の方形、ピッチは  $1 \, 0 \sim 2 \, 0 \, \mu$  m . 個数は縦/横方向にそれぞれ  $3 \, 0 \sim 5 \, 0$  個、計  $900 \, \sim 2500$  個である。アパーチ + 2 は一辺が  $8 \, \mu$  m の方形、ピッチは  $1 \, 0 \, \mu$  m とすると、アパーチ + 2 間には  $2 \, \mu$  m 幅の帯状領域が行、列方

- 4 8 -

ンキング電極駆動で1組1nsの処理時間が必要、 従って全体では200 nsの処理時間が必要になって も、他のステンシルでの露光中にこれを行なえば 処理時間は事実上零にすることができる。また固 定ステンシルのようにマスク交替の必要がなくな るから露光所要時間の低減に寄与する所は大きく、 またパターンの汎用度が向上し、設計の自由度が 増加する。

次に本発明になるブランキングアパーチャアレイの第7実施例を第17図及び第18図と共に説明する。第17図は本実施例で用いるシフトレジスタの回路図を示し、第18図はブランキングアパーチャアレイにおけるシフトレジスタの配置を示す。

第17図では、インバータ2個をゲートを通して接続したものを単位とし、この複数単位を第2のゲートを介して直列に接続したものでシフトレジスタを構成する。トランジスタQ,とQ,が第1のインバータを構成し、トランジスタQ,

Q・ / Q・ が第1 . 第2のゲートを構成し、第1 . 第2のクロックCLK . , CLK . でオン/オフする。この第17図の回路がシフトレジスタの1単位であり、200 ×200 個のアパーチャを持つ2次元ブランキングアパーチャアレイでは、この200 単位が直列に接続されて1個のシフトレジスタを構成し、かかるシフトレジスタが行数だけ本実施例では200 個設けられる。

各開口APにはそれぞれ一対の電極E、、E、が設けられ、その一方のE、はグランドまた電源高電位Voοに接続され、他方E、がシフトレジスタの各単位の出力電圧B、を加えられる。

- 5 1 -

ゲート容量により以前の状態を保つ。

次に、本発明になるブランキングアパーチャアレイの製造方法の実施例を第19回及び第20回 と共に説明する。

第19図(a)に示すように半導体基板110 に不純物打ち込みなどで不純物拡散層112 を作り、この上に同図(b)に示すようにエピタキシャル成長層114 に素子130 つにエピタキシャル成長層114 に素子130 つにエピタキシャル成長層114 に素子130 ついまりインバータやゲートを構成するMOSトラン単なインバータやがする。インバータとゲートを単立スクとするシフトレジスタは行う向に、ゲートへ与える第1、第2のクロック目の目が開口APになるが、この明口の形成は第20図に示すようにして行なるがはあるなどを見います。

即ち第20図(a)に示すように、エピタキシャル成長層114の、各開口の一対の対向する側辺の位置に、細幅の溝116をトレンチェッチングにより基板110に達するまで触刻する。次は同図(b)に示すように全面に絶縁膜118を形成し、

第17図の回路がシフトレジスタとして動作することを説明すると、今入力 V.。がH(ハイ)とすると、インバータ Q, 、 Q。の出力はLである。入力 V.。はクロック C L K。がHのとき前段より与えられ、このときクロック C L K。はLで、ゲート Q。はオフである。従って次段へは前回入力で定まった第2インバータ Q。 、 Q。のH/L出力がゲート Q。を通して与えられる。

次にクロック C L K : がし、クロック C L K : が日になると、上記第 1 インパータ Q : . Q : の出力しがゲート Q : を介して第 2 インパータ Q : . Q : ののようられ、第 2 インパータの出力は日になる。しかしクロック C L K : がしなので、この出力は日本でので、は与えられず、与えられるのは次のサイクルで C L K : が日になったときである。以下同様で、クロック C L K : によりデータ入 /出力、クロック C L K : によりデータ 入 /出力、クロック C L K : によりデータ 入 一年極位 ローティングになるが、

- 5 2 -

次に同図(c)に示すように渡116 へ電極材料
120 を堆積させる。次に同図(d)に示すように、
こうして作られた電極 E<sub>1</sub>, E<sub>2</sub>間のエピタキ
シャル成長層 i14 及び不純物拡散層 112 をエッチ
ングにより除去する。

次は第19図(d)に示すように半導体基板 110 の電極 E<sub>1</sub> , E<sub>1</sub> 間を裏面よりテーパエッチ ングする。これで開口 A P が完成する。

各開口の電極EII、EIの一方へはシフトレジスタの各単位の出力を、また他方へは電源の低電位側GNDまたは高電位側Vooと低電位側GNDを交互に接続するが、この配線工程は、シフトレジスタの各案子への配線やクロック借号線と共にまたは別に行なう。

次に、本発明になるブランキングアパーチャアレイの第8実施例を第21図及び第22図と共に説明する。第21図は本実施例で用いるシフトレジスタの回路図を示し、第22図はブランキングアパーチャアレイにおけるシフトレジスタの配置を示す。

第21図に示すように、本実施例ではインバータ1個とゲート!個でシフトレジスタの1単位を 構成する。この場合、入力電圧V:。に対し出力電 圧V。。は反転するので、開口の電極側で反転し て元に戻す。

即ち第22図に示すように、各開口APの一方の電極E,は一斉にグランドへ接続するのではなく、行方向で交互に電源Voo.グランドGNDへ接続する。

また各単位のゲートQ。は、行方向で交互に第 1、第2クロックCLK1、CLK2を受ける。 従って、第21図でも、2単位を1つと見れば、 第17図と同様のシフトレジスタを構成する。

第21図のシフトレジスタもシフト動作は、第 17図のシフトレジスタと同様である。

シフトレジスタは例えば200 単位のものが200 個設けられるが、これらへのデータ入力は、例え ば同様に200 単位のシフトレジスタを設けてその 各単位より行なうことができる。

データシフト中も各開口の電極E。へ当該単位

- 5 5 -

位の出力は非反転であるから、これでよい。

第22図で電極E、ヘ与えるHレベル、Lレベルは、原理的にはシフトレジスタの単位の出力のHレベル、Lレベルであり、これで反転/非反転が行なわれる。第17図では各開口の電極E、を一斉にグランド(Lレベル)に接続したが、これは一斉に電源V。。(H.レベル)へ接続してもよく、但しこの場合は一斉に反転されるから入力データも反転しておく必要がある。

第7及び第8実施例によれば、2次元プランキングアパーチャアレイの狭い格子幅(閉口と閉口の間の領域)内にシフトレジスタ及びクロックトレジスタの1単位が1開口に対応するが、1単位は第17図ならトランジスタ6個、第21図ならトランジスタ3個で構成される。行方向配線は第17図、第21図共に電源線2本、信号線1本の計3本、列方向のクロック信号線は第17図なら1本である。従って例えば格子幅3μπ,配線幅0.5μπとしてもこの格子幅

の出力が与えられるが、アパーチャアレイ B A A へ電子ビームを照射するのはシフト終了で各単位の出力が所望出力になったときとすれば、 露光に供される電子ビームの断面形状を所望形状にすることができる。

- 5 6 -

内に十分収まる。

なお、第19図で用いる半導体基板110 はシリコン基板が適当である。不純物拡散層112 の形成はエッチングに対するストッパ形成が目的で、これにより、溝116 を表面からこの部分まで開け、また裏面からのテーパエッチングをこの部分まで開け、また裏面側が拡開した開口APを作ることができる。溝116内へ電極材料120の堆積は、例えばCVD法により不純物ドープの多結晶シリコン層を成長させ、それをパターニングすることにより行なうことができる。

また第17図でゲートQ。を除いて、第1インパータQ」、Q。の出力を直接第2インパータQ。、Q。の人力(Q。のゲート電極)へ与えるようにし、これをシフトレジスタの1単位として、隣接単位ではそのゲートQ。のクロックを交互にCLK」、CLK。とすると、第21図と同様な、但し各単位の出力に反転、非反転がないシフトレジスタが得られる。ゲートQ。を残し、Q。を除いて直結とし、ゲートQ。のクロックは隣接単位

で交互にCLK」、CLK」としても同様である。

上記第7及び第8実施例によれば、微細さ、位置合わせ精度、クイックターンアラウンド、借額性のどれをとっても、他のリソグラフィー技術の追随を許さないブランキングアパーチャアレイによる電子ピーム露光が容易に実現出来る。また、格子幅内に作り込む素子及び配線数は少なくてよいので、微細格子幅の2次元ブランキングアパーチャアレイを容易に実現することができる。

#### (発明の効果)

本発明によれば、微細さ、位置合わせ精度、クイックターンアラウンド、制御及び信頼性の全てにおいて従来のリソグラフィー技術よりすぐれた荷電粒子ピーム露光が可能となり、実用的には極めて有用である。

#### 4. 図面の簡単な説明

第1図は本発明の原理図、

第2図はブランキングアパーチャアレイの第1

- 5 9 -

第14図は第5実施例の動作説明用タイミング チャート、

第15図はアパーチャアレイの具体例の説明図、

第 1 6 図はブランキングアパーチャアレイの第 6 実施例を説明する図、

第17図はブランキングアパーチャアレイの第 7 実施例の要部を示す回路図、

第18図は第17図の配列状態を示す平面図、

第19図及び第20図はブランキングアパー

チャアレイの製造方法の実施例を説明する工程図、

第21図はプランキングアパーチャアレイの第 8 実施例の要部を示す回路図、

第 2 3 図はステンシルマスク型露光装置の説明 図、

第24図は電子ビーム露光装置の構造説明図である。

実施例を説明する図、

第3図は荷電粒子ビーム露光方法の実施例を説明する図、

第4図は荷電粒子ビーム露光装置の実施例を示すプロック図、

第5図はアパーチャアレイの駆動部のブロック
図、

第6図はピットマップメモリの構成の説明図、 第7図は露光補正を説明する図、

第8図はブランキング電極の駆動を説明するタ イミングチャート、

第9図は偏向制御回路の詳細なブロック図、

第10図はブランキングアパーチャアレイの第2実施例を説明する図、

第11図はブランキングアパーチャアレイの第 3 実施例を説明する図、

第12図はブランキングアパーチャアレイの第 4実施例を説明する図、

第13図はブランキングアパーチャアレイの第5 実施例を説明する図、

- 6 0 -

第1図~第22図において、

I. 19Aはプランキングアパーチャアレイ、

2. 19c, APはアパーチャ、

3 a、3 b、1 9 a、1 9 b、E、、E、はブランキング電極、

4 はパターン発生部、

5 は駆動機構、

6 は回路部、

7はピーム成形部、

19 dはパッファ、

19eはシフトレジスタ、

24はウエハ、

6 6 A は開口部、

6 6 B はステンシル、

75は基板、

110 はマスク、

112 は不純物拡散層、


114 はエピタキシャル成長層、

116 は溝、


118 は絶縁膜、

120 は金属を示す。

特許出願人 富 士 通 株式会社




- 6 3 -



本発明の原理図

第 / 図





-210<del>---</del>

95

( b )BG1

15.77 19e






ビットマップ・メモリの構成の説明図

図


第6



アパーチャアレイの気を刃部のブロック図

X

第5




プランキング製 極の駆動を説明するタイミング・チャート

X

無8


器光補正を説明する図

図




偏向制御回路の詳細なブロック図

# 第9図




ブランキング アパーチャアレイの 第2実施例を説明する図

# 第10 図



ブランキングアパーチャアレイの第3実施例を説明な図

# 第// 図




ブランキング アパーチャアレイの第4実施例を説明する図

## 第12 図


第5実粒色りの動作説明用 タベングチャート

X

図



-216-




ブランキング・アペーチャ アレイの第6実施例を説明する図

# 國 9/蝦


アパーチャアムの具体例の説明図

図




ブランキングアパ-チャア以の第7実施例の 要部を示す回路図

## 第17 図




第17図の回路の配列状態を示す平面図

第/8 図




ブランキングアパーチャフレイの製造方法の 実施例を説明するエ程図

第19 図




ブランキング アパーチャアレイの製造方法の 実施例を説明するエ程図



ブランキングアパーチャレイの第8 奥施例の要部を示す回路図


## 第2/図



第20図

第21図の回路の配列状態を示す図

第22図



第1頁の続き

優先権主張 ⑩平1(1989)9月14日30日本(JP)30特願 平1-239623

⑩平1(1989)9月25日劉日本(JP)⑪特願 平1-248835

⑫発 明 者 髙 楯 靖 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 安 田 洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内